内容简介
《芯粒设计与异质集成封装》作者在半导体封装领域拥有40多年的研发和制造经验。《芯粒设计与异质集成封装》共分为6章，重点介绍了先进封装技术前沿，芯片分区异质集成和芯片切分异质集成，基于TSV转接板的多系统和异质集成，基于无TSV转接板的多系统和异质集成，芯粒间的横向通信，铜-铜混合键合等内容。通过对这些内容的学习，能够让读者快速学会解决芯粒设计与异质集成封装相关问题的方法。
《芯粒设计与异质集成封装》可作为高等院校微电子学与固体电子学、电子科学与技术、集成电路科学与工程等专业的高年级本科生和研究生的教材和参考书，也可供相关领域的工程技术人员参考。
目录
前言
第1章 先进封装技术前沿1
1．1 引言1
1．2 倒装芯片凸点成型及键合/组装4
1．2．1 倒装芯片凸点成型4
1．2．2 倒装芯片键合/组装5
1．3 混合键合6
1．3．1 混合键合的一些基本原理6
1．3．2 索尼的CMOS图像传感器（CIS）混合键合6
1．3．3 台积电的混合键合9
1．3．4 英特尔的混合键合9
1．3．5 SK海力士的混合键合11
1．4 2D IC集成12
1．5 2．1D IC集成13
1．5．1 封装基板上的薄膜层13
1．5．2 嵌入有机封装基板的精细金属线宽/线距RDL桥15
1．5．3 嵌入扇出型环氧模塑料（EMC）的精细金属线宽/线距RDL桥16
1．5．4 精细金属线宽/线距RDL柔性桥18
1．6 2．3D IC集成18
1．6．1 SAP/PCB方法19
1．6．2 先上晶扇出型方法21
1．6．3 后上晶扇出型方法21
1．7 2．5D IC集成24
1．7．1 AMD/联电的2．5D IC集成24
1．7．2 英伟达/台积电的2．5D IC集成25
1．7．3 2．5D IC集成的一些近期进展26
1．8 3D IC集成28
1．8．1 3D IC封装（无TSV）28
1．8．2 3D IC集成（有TSV）31
1．9 芯粒设计与异质集成封装34
1．9．1 片上系统（SoC）34
1．9．2 芯粒设计与异质集成封装方法35
1．9．3 芯粒设计与异质集成封装的优点和缺点38
1．9．4 赛灵思的芯粒设计与异质集成封装38
1．9．5 AMD的芯粒设计与异质集成封装38
1．9．6 CEA-Leti的芯粒设计与异质集成封装41
1．9．7 英特尔的芯粒设计与异质集成封装41
1．9．8 台积电的芯粒设计与异质集成封装43
1．10 扇入型封装44
1．10．1 6面模塑的晶圆级芯片尺寸封装（WLCSP）44
1．10．2 WLCSP的可靠性：常规型与6面模塑型46
1．11 扇出型封装48
1．12 先进封装中的介质材料52
1．12．1 为什么需要低Dk和低Df的介质材料52
1．12．2 为什么需要低热膨胀系数的介质材料52
1．13 总结和建议53
参考文献57
第2章 芯片分区异质集成和芯片切分异质集成89
2．1 引言89
2．2 DARPA在芯粒异质集成方面所做的努力89
2．3 片上系统（SoC）90
2．4 芯粒设计与异质集成封装方法92
2．5 芯粒设计与异质集成封装的优点和缺点94
2．6 赛灵思的芯粒设计与异质集成封装95
2．7 AMD的芯粒设计与异质集成封装96
2．8 英特尔的芯粒设计与异质集成封装101
2．9 台积电的芯粒设计与异质集成封装108
2．10 Graphcore的芯粒设计与异质集成封装111
2．11 CEA-Leti的芯粒设计与异质集成封装112
2．12 通用芯粒互联技术（UCIe）114
2．13 总结和建议114
参考文献114
第3章 基于TSV转接板的多系统和异质集成121
3．1 引言121
3．2 硅通孔（TSV）122
3．2．1 片上微孔123
3．2．2 TSV（先通孔工艺）123
3．2．3 TSV（中通孔工艺）124
3．2．4 TSV（正面后通孔工艺）124
3．2．5 TSV（背面后通孔工艺）125
3．3 无源TSV转接板与有源TSV转接板126
3．4 有源TSV转接板的制备126
3．5 基于有源TSV转接板的多系统和异质集成（3D IC集成）126
3．5．1 UCSB/AMD的基于有源TSV转接板的多系统和异质集成126
3．5．2 英特尔的基于有源TSV转接板的多系统和异质集成126
3．5．3 AMD的基于有源TSV转接板的多系统和异质集成129
3．5．4 CEA-Leti的基于有源TSV转接板的多系统和异质集成130
3．6 无源TSV转接板的制作130
3．6．1 TSV的制作130
3．6．2 RDL的制作131
3．6．3 RDL的制作：聚合物与电镀铜及刻蚀方法132
3．6．4 RDL的制作：SiO2与铜大马士革电镀及CMP方法134
3．6．5 关于铜大马士革电镀工艺中接触式光刻的提示135
3．6．6 背面处理及组7
3．7 基于无源TSV转接板的多系统和异质集成（2．5D IC集成）139
3．7．1 CEA-Leti的SoW（晶上系统）139
3．7．2 台积电的CoWoS（基板上晶圆上芯片）139
3．7．3 赛灵思/台积电的多系统和异质集成140
3．7．4 Altera/台积电的多系统和异质集成142
3．7．5 AMD/联电的多系统和异质集成142
3．7．6 英伟达/台积电的多系统和异质集成144
3．7．7 台积电含深槽电容（DTC）的多系统和异质集成144
3．7．8 三星带有集成堆叠电容（ISC）的多系统和异质集成146
3．7．9 Graphcore的多系统和异质集成147
3．7．10 富士通的多系统和异质集成147
3．7．11 三星的多系统和异质集成（I-Cube4）147
3．7．12 三星的多系统和异质集成（H-Cube）149
3．7．13 三星的多系统和异质集成（MIoS）149
3．7．14 IBM的多系统和异质集成（TCB）149
3．7．15 IBM的多系统和异质集成（混合键合）151
3．7．16 EIC及PIC的多系统和异质集成（二维并排型）152
3．7．17 EIC及PIC的多系统和异质集成（三维堆叠型）152
3．7．18 Fraunhofer基于玻璃转接板的
